ID bài viết: 000080828 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/03/2021

Tại sao các bit hợp lệ ổn định và độ phân giải trong sổ đăng ký Trạng thái của Đầu vào video đã đếm xung II Intel® FPGA IP bị kẹt ở mức 0?

Môi Trường

    Intel® Quartus® Prime Phiên bản Tiêu chuẩn
    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® Đầu vào video đã đếm xung II (có sẵn 4K)
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố với Intel® FPGA IP Clocked Video Input II (4K Ready) trong phần mềm Intel® Quartus® Prime phiên bản 17.0, bạn có thể quan sát thấy sự cố trên nếu bạn đang sử dụng chế độ đồng bộ hóa nhúng.

Độ phân giải

Không có giải pháp thay thế cho vấn đề này.

Các sản phẩm liên quan

Bài viết này áp dụng cho 8 sản phẩm

FPGA Cyclone® IV
FPGA Stratix® V
FPGA Cyclone® V và FPGA SoC
FPGA Intel® Arria® 10 và FPGA SoC
FPGA Intel® Cyclone® 10 LP
FPGA Arria® V và FPGA SoC
FPGA Stratix® IV
FPGA Arria® II

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.