ID bài viết: 000080827 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 28/01/2019

Tại sao ip cứng Avalon®-MM Intel® Stratix® 10 cho mẫu thiết kế được tạo động của PCI* Express IP không đạt thời gian trên thiết bị Intel® Stratix® 10 ES1 và ES2?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do vấn đề với Phần mềm Intel® Quartus® Prime Pro Ediiton phiên bản 18.0 và 18.1, IP cứng Avalon®-MM Intel® Stratix® 10 cho ví dụ thiết kế được tạo động của PCI Express IP không phân tích thời gian tĩnh.

    Độ phân giải

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 18.1.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.