Do vấn đề với Intel® Quartus® Prime Pro phiên bản 18.0 và 18.1, Thiết kế mẫu IP cứng Intel® Stratix®-MM PCI Express* 1 Avalon®0 tạo ra RTL với int_req_i được đặt thành 0 thay vì ghim đầu vào trong tệp cấp cao nhất, pcie_example_design_DUT.v
int_req_i là chân đầu vào gián đoạn kế thừa có sẵn khi chọn "Bật giao diện đường dẫn MSI/MSI-X".
Vấn đề này chỉ tồn tại Avalon®-MM độ rộng địa chỉ được đặt là 64bit.
Để khắc phục vấn đề này trong Quartus® Prime Pro phiên bản 18.0 và 18.1, hãy làm theo các bước dưới đây:
Thực hiện các thay đổi sau đây đối với tệp cấp cao nhất, pcie_example_design_DUT.v
Nhập
wire intx_req_i, //chỉ định dưới dạng cổng đầu vào
dut (
.intx_req_i (intx_req_i), /thay thế 1'b0 bằng
intx_req_i
);
Vấn đề này dự kiến sẽ được khắc phục trong bản phát hành trong tương lai của Quartus® Prime phiên bản 19.1.