ID bài viết: 000080810 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 04/04/2018

Lỗi (13224): Lỗi Verilog HDL hoặc VHDL tại <kernel_filename>.v: không thể phân tích lại p_avm_printf_addrhello_world_enable cổng ansi</kernel_filename>

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    SDK FPGA Intel® cho OpenCL™
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Trong SDK Intel® FPGA cho OpenCL™ phiên bản 17.1, bạn có thể thấy lỗi này khi đang gọi printf () bên trong hạt nhân với thuộc tính num_compute_units().

 

Độ phân giải

Để tránh xảy ra lỗi này, hãy thực hiện một trong các hành động sau:

  • sao chép thủ công các cuộc gọi printf bên trong kernel
  • thay thế printf bằng các cuộc gọi kênh gửi dữ liệu đến một kernel không phải là id điện toán, từ đó thực hiện các bản in.

Điều này đã được sửa trong Intel FPGA SDK cho OpenCL phiên bản 18.0

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

Thiết bị có thể lập trình Intel®

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.