ID bài viết: 000080779 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/11/2020

Tại sao đồng hồ được tạo ra không chính xác khi có nhiều bản phát trực tuyến Intel® P-Tile Avalon® các phiên bản PCI Express?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phiên bản Phần mềm Intel® Quartus® Prime Pro phiên bản 20.3, đồng hồ PCIe có thể không được tạo chính xác khi có nhiều luồng Intel P-Tile Avalon® cho các phiên bản PCI Express với các cấu hình khác nhau. Sự cố này xảy ra trong các thiết kế nhắm Intel Agilex® thiết bị (P-Tile). Tệp SDC do IP tạo ra bao gồm ký tự đại diện để khớp với đường dẫn xung nhịp, điều này dẫn đến chỉ tệp SDC của PCIe IP đầu tiên được đọc chính xác.

    Độ phân giải

    Để giải quyết vấn đề, hãy sử dụng tệp SDC đính kèm để thay thế tệp được tạo trong phiên bản <IP>/intel_pcie_ptile_ast_310/synth/intel_ptile_pcie.sdc.

    intel_ptile_pcie.sdc

    Sự cố được khắc phục trong phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 20.4.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA và FPGA SoC Intel® Agilex™ 7 Chuỗi F

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.