Có thể, đã xảy ra sự cố với thời gian cửa sổ lấy mẫu trong thiết bị Stratix® III khi sử dụng bộ thu ALTLVDS ở chế độ không DPA cho thiết bị EP3SL200F1517 và EP3SE260F1517. Chỉ máy thu ALTLVDS ở chế độ không DPA do PLL góc bị ảnh hưởng bởi vấn đề này đối với các thiết kế được biên dịch trong phần mềm Quartus® II phiên bản 9.1SP1 và cũ hơn. Đầu vào của bộ thu LVDS sẽ lấy mẫu dữ liệu đầu vào gần khu vực chuyển tiếp của khoảng thời gian bit thay vì vị trí lý tưởng ở trung tâm của khoảng thời gian bit. Điều này làm tăng nguy cơ xảy ra lỗi lấy mẫu đầu vào do biên thời gian nhỏ hơn.
Máy thu ALTLVDS được điều khiển bởi PLLs trung tâm không bị ảnh hưởng bởi vấn đề này (PLL_[L, R™2,3]).
Vấn đề này được khắc phục trong phần mềm Quartus II phiên bản 9.1SP2. Đối với các thiết kế mới, việc sửa chữa trong phần mềm Quartus II sẽ cải thiện biên thời gian trên các liên kết LVDS. Đối với các thiết kế hiện có, rủi ro để biên dịch lại thiết kế là tối thiểu với điều kiện bạn lặp lại phân tích thời gian khi biên dịch lại. Bất kỳ logic lõi hoặc I/O nào được điều khiển bởi PLL có thể có thời gian khác nhau do sự dịch chuyển pha PLL đã được sửa chữa, tối ưu hóa vị trí lấy mẫu dữ liệu trong máy thu ALTLVDS.
Các bản vá sau đây có sẵn để khắc phục vấn đề này trong các phiên bản phần mềm Quartus II 9.1 và 9.1SP1. Sau khi cài đặt bản vá, bạn cần chạy lại bộ chỉnh, bộ lắp ráp và TimeQuest để tận dụng thời gian cửa sổ lấy mẫu được tối ưu hóa.
- Phần mềm Quartus II phiên bản 9.1 Bản vá Linux 0.87
- Phần mềm Quartus II phiên bản 9.1 Bản vá Windows 0.87