ID bài viết: 000080705 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 05/05/2015

Đường dẫn tắt nguồn trên Trình biên dịch IP cho PCI Express nên được sử dụng như thế nào?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Một đường dẫn mới đã được giới thiệu trong phiên bản 12.1 của trình biên dịch IP cho PCI Express® trong Qsys gọi là powerdown.  Đường dẫn này chứa các tín gxb_powerdown và pll_powerdown của bạn.

    Các tín hiệu này trước đây được chứa trong đường dẫn pipe_ext mềm (xem giải pháp liên quan).  Bạn nên xuất giao diện này và kết nối các tín hiệu này như sau:

    1. Gắn tín gxb_powerdown hiệu về không để cho phép quá trình ngắt bộ thu phát RX.
    2. Điều khiển pll_powerdown tín hiệu với inog của tín hiệu chủ động thấp pcie_rstn.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 5 sản phẩm

    FPGA Cyclone® IV GX
    FPGA Stratix® IV GT
    FPGA Stratix® IV GX
    FPGA Arria® II GX
    FPGA Arria® II GZ

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.