ID bài viết: 000080674 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/04/2019

Tại sao tín hiệu reset_status bật lên sau khi tín hiệu pin_perst được phát hành trong giao diện Stratix® V Avalon® ST cho IP PCIe*?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • IP cứng Stratix® V cho IP FPGA Intel® PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Khi sử dụng Giao diện Stratix® V Avalon®-ST cho IP PCIe*, bạn có thể quan sát thấy tín hiệu reset_status bật lên sau khi pin_perst được phát hành và trước khi tín hiệu ltssmstate đạt đến Lưu ý.Active (0x2). Bạn có thể bỏ qua hành vi này một cách an toàn và lấy mẫu tín hiệu reset_status cho đến khi tín hiệu ltssmstate lớn hơn Điếm.Active (0x2).

    Độ phân giải

    Thông tin này dự kiến sẽ được thêm vào trong bản phát hành trong tương lai của Giao diện Stratix® V Avalon® ST cho Hướng dẫn Sử dụng Giải pháp PCIe*.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.