ID bài viết: 000080666 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 19/06/2019

Kế hoạch hỗ trợ tính năng đồng bộ hóa thích ứng cho lõi Intel® FPGA IP DisplayPort là gì?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Dưới đây là kế hoạch hỗ trợ tính năng Adaptive Synchronization của Intel® Quartus® Prime Phiên bản Pro và Phần mềm Phiên bản Tiêu chuẩn.

  1. Để triển khai Nguồn DisplayPort, hãy tham khảo tài liệu hướng dẫn sử dụng DisplayPort Intel® FPGA và bảng So sánh tính năng đầu vào video để bật tính năng đồng bộ hóa thích ứng.
  2. Để triển khai DisplayPort Sink, hãy tham khảo bảng Biến thể Mẫu Thiết kế và Vòng lặp song song SST DisplayPort Intel® Stratix® 10 với Hỗ trợ AdaptiveSync trong Hướng dẫn Sử dụng Mẫu Thiết kế IP Intel® Stratix® 10 FPGA DisplayPort để bật tính năng đồng bộ thích ứng trong thanh ghi DPCD.

 

 

 

Độ phân giải

Tham khảo bảng dưới đây để biết kế hoạch hỗ trợ Intel® FPGA IP hỗ trợ đồng bộ hóa thích ứng lõi DisplayPort.

Các sản phẩm liên quan

Bài viết này áp dụng cho 6 sản phẩm

FPGA Intel® Cyclone® 10 GX
FPGA Cyclone® V và FPGA SoC
FPGA Intel® Arria® 10 và FPGA SoC
FPGA Arria® V và FPGA SoC
FPGA Stratix® V
FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.