ID bài viết: 000080540 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 14/10/2013

Làm cách nào để tôi hạn chế chân đầu ra osc cho các siêu chức năng ALTUFM?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Để hạn chế chân osc đầu ra tùy chọn trên ALTUFM_NONE, ALTUFM_I2C, ALTUFM_SPI và ALTUFM_PARALLEL, hãy sử dụng một trong các phương pháp sau:

  • Tự động hạn chế đồng hồ bằng cách sử dụng lệnh derive_pll_clocks . Lưu ý rằng ngoài việc tạo đồng hồ được tạo ra cho đầu ra PLL, derive_pll_clocks lệnh cũng tạo ra các hạn chế về đồng hồ cho đồng hồ được tạo ra bên trong.
  • Hạn chế đồng hồ theo cách thủ công bằng cách sử dụng lệnh sau:
    create_clock -period 181.818 -name |osc
    • Mặc dù tần số đầu ra thực tế có thể thay đổi, osc hạn chế chân ở mức 181,818 ns (5,5 MHz) đảm bảo xung lượng được phân tích ở khoảng thời gian tối thiểu có thể (tần số tối đa có thể).

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

CPLD MAX® II
CPLD MAX® II Z
CPLD MAX® V

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.