ID bài viết: 000080504 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 16/11/2020

Tại sao thời gian biên dịch kéo dài bất ngờ trong phiên bản phần mềm Intel® Quartus® Prime Phiên bản Pro phiên bản 20.2 và cũ hơn?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong phiên bản phần mềm Intel® Quartus® Prime Pro phiên bản 20.2 trở lên, bạn có thể thấy thời gian biên dịch diễn ra lâu bất ngờ đối với các thiết kế nhắm Intel® Stratix® thiết bị 10. Điều này là do một số trình kiểm tra quy tắc chậm trong Trợ thủ thiết kế và quy trình Trợ thủ thiết kế được bật mặc định.

Độ phân giải

Để giải quyết vấn đề này, hãy tắt quy trình DA:

  1. Kiểm tra "Bật Trợ thủ thiết kế thực thi trong quá trình biên dịch" trong Cài đặt -> Thiết kế Trợ thủ thiết kế Cài đặt hoặc
  2. Viết bài tập QSF sau trong QSF của dự án của bạn:

set_global_assignment -name FLOW_ENABLE_DESIGN_ASSISTANT BẬT

 

Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime Phiên bản Pro phiên bản 20.3.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.