ID bài viết: 000080435 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 08/04/2019

Tại sao hiệu năng ghi DMA của IP cứng Intel® Stratix® 10 PCIe* Avalon®-MM được triển khai trong Trình thiết kế nền tảng làm giảm chất lượng với Intel® Quartus® Prime Pro phiên bản 19.1?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Thiết kế mẫu QSYS
  • IP cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
  • IP+ cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
  • IP cứng Avalon-MM Stratix® V cho IP FPGA Intel® PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Khi sử dụng IP cứng Intel® Quartus® Prime Pro phiên bản 19.1, IP cứng Intel® Stratix® 10 PCIe* Avalon®-MM với DMA gặp vấn đề về hiệu suất khi ghi DMA khi sử dụng liên kết Platfrom Designer Avalon®-MM, dẫn đến thông lượng giảm.

     

     

    Độ phân giải

    Các triển khai độc lập không sử dụng Trình thiết kế nền tảng không bị ảnh hưởng bởi vấn đề này.

    Nếu bạn sử Intel® Quartus® Prime Pro phiên bản 19.1, hãy tải xuống và cài đặt bản vá 0.08 bên dưới để khắc phục sự cố hiệu quả ghi DMA.

     

    Tải xuống bản Intel® Quartus® Prime Pro phiên bản 19.1 0.08 dành cho Windows (.exe)

    Tải xuống bản Intel® Quartus® Prime Pro phiên bản 19.1 0.08 dành cho Linux (.run)

    Tải xuống Readme dành cho phiên Intel® Quartus® Prime Pro phiên bản 19.1 bản 0.08 (.txt)

     

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® mềm Prime Pro phiên bản 19.2.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.