ID bài viết: 000080424 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 23/05/2019

Tại sao rx_pcs_ready ổn định sau khi liên kết lên khi sử dụng lõi IP Intel® Stratix® 10 FPGA Độ trễ thấp?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® 100G Ethernet Độ trễ thấp
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do vấn đề với lõi IP Intel® Stratix® 10 FPGA Độ trễ thấp rx_pcs_ready có thể không ổn định sau khi liên kết lên.

    Điều này là do sự cố với trình tự phát hành đặt lại, PHY có thể không ổn định khiến PCS sẵn sàng hủy hiển thị và khiến một số gói tin bị bỏ qua trong quá trình lưu lượng.

    Độ phân giải

    Để giải quyết vấn đề này khi sử dụng Phần mềm Intel® Quartus® Prime phiên bản 18.0 trở lên, bỏ qua bất kỳ trục trặc nào trên rx_pcs_ready đặt lại.

    Sự cố này đã được khắc phục bắt đầu từ phiên bản 18.0.1 của phần mềm Intel® Quartus® Prime.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.