ID bài viết: 000080422 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 08/07/2019

Tại sao IP cứng H-Tile cho Lõi IP FPGA Ethernet không thể tạo ra ví dụ thiết kế?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP cứng H-tile cho IP FPGA Intel® Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Sự cố quan trọng

Mô tả

Do sự cố trong Phần mềm Quartus® Prime Pro Edition phiên bản 19.2, IP cứng H-Tile cho Lõi IP FPGA Ethernet sẽ không tạo được mẫu thiết kế nếu Bộ phát triển mục tiêu được đặt thành KHÔNG.

Độ phân giải

Để khắc phục sự cố này trong phần mềm Quartus® Prime Pro Edition phiên bản 19.2, hãy đặt Bộ phát triển T arget thành bộ công cụ có thiết bị gần thiết bị nhất với thiết bị dự án của bạn.

Sự cố này được khắc phục bắt đầu từ Phần mềm Quartus® Prime Pro Edition phiên bản 19.3.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Stratix® 10 và FPGA SoC

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.