Vấn đề là do sự khác biệt về thời gian của mô hình trong phần mềm Quartus® Prime phiên bản 16.1 trở lên, điều này ảnh hưởng đến đường dẫn đầu vào/đầu ra dữ liệu chung (GPIO) tốc độ đầu vào/đầu ra dữ liệu kép (DDIO) Arria® 10. Sự sai lệch này gây ra phân tích thời gian không chính xác trên đường dẫn dẫn đến vi phạm thời gian không được chụp và báo cáo trong báo cáo phân tích thời gian TimeQuest.
Trường hợp sử dụng bị ảnh hưởng là:
- Tất cả Arria 10 thiết bị VID sử dụng đường dẫn đầu vào GPIO DDIO Full Rate đến Half Rate
- Tất cả thiết bị Arria 10 không VID (trừ 10AX115, 10AX090, 10AT115 và 10AT090) sử dụng đường dẫn đầu vào DDIO Full Rate đến Nửa Tốc độ với "io_48_lvds_tile_edge" trong ngân hàng I/O được sử dụng.
Đối với thiết kế bị ảnh hưởng như được liệt kê trong ví dụ trường hợp sử dụng ở trên, hãy chạy lại phân tích thời gian bằng cách sử dụng phần mềm Quartus Prime phiên bản 17.0 trở lên. Nếu quan sát thấy vi phạm thời gian trên đường dẫn DDIO_IN Tốc độ đầy đủ sang Tốc độ nửa tỷ lệ, hãy thay đổi pha của đồng hồ được tạo từ PLL và dự án biên dịch lại