ID bài viết: 000080373 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 06/11/2019

Tại sao Giao diện Intel® Stratix® 10 Avalon® -MM cho IP PCIe* với DMA bên trong gửi đi trạng thái "Xong" của trình đọc trước khi hoàn tất quá trình truyền dữ liệu?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Avalon-MM Intel® Stratix® 10 cho PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Sự cố này là do điều kiện đua đường dẫn dữ liệu. Cập nhật trạng thái "Xong" di chuyển DMA và dữ liệu hoàn thành được chia nội bộ thành hai (2) đường dẫn/bộ đệm khác nhau. Dữ liệu có đường dẫn đến Avalon® -MM slave dài hơn so với cập nhật trạng thái.

    Độ phân giải

    Điều kiện cuộc đua đường dẫn dữ liệu này có thể dễ dàng quan sát thấy trong mô phỏng. Tuy nhiên, trạng thái "Hoàn tất" của trình đọc được báo cáo sớm hơn một vài chu kỳ xung nhịp trước khi hoàn thành truyền dữ liệu sẽ không phải là vấn đề trong các hệ thống phần cứng thực do độ trễ.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.