Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 19.1.1 trở lên, một biến thể đa kênh 10/25G có bật PTP và "Hạn chế vị trí kênh PTP" của "EHIP1/3" đối với các biến thể đa kênh của IP cứng E-Tile cho IP Ethernet Intel® Stratix® 10 FPGA sẽ bị lỗi trong bộ điều hợp.
Lỗi fitter sẽ có biểu mẫu sau:
Lỗi(15744): Trong nguyên tử 'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst| EHIP_CORE.c3_ehip_core_inst'
Cài đặt phải khớp với một hoặc nhiều điều kiện sau:
( ct liên kết != ELANE_1CH_PTP) OR ( c liên kết != ELANE_1CH_PTP)
Nhưng các bài tập sau vi phạm các điều kiện trên:
cu liên kết = ELANE_1CH_PTP
Trong atom 'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst|SL_NPHY.altera_xcvr_native_inst|alt_ehipc3_nphy_elane|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct3_hssi_ehip_lane'
Lỗi(15744): Các cài đặt phải phù hợp với một hoặc nhiều điều kiện sau:
( ct liên kết != ELANE_1CH_PTP) OR ( c liên kết != ELANE_1CH_PTP)
Nhưng các bài tập sau vi phạm các điều kiện trên:
cu liên kết = ELANE_1CH_PTP
Để giải quyết vấn đề này, hãy chọn "Hạn chế vị trí kênh PTP" của tùy chọn "EHIP0/2" trong GUI và thay đổi chân cắm của thiết bị cho phù hợp.