ID bài viết: 000080367 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 24/06/2019

Tại sao tôi gặp lỗi "Unknown uid = xhip_block_1_1" khi thực thi tập lệnh a10_disableiei.tcl để vô hiệu hóa suy luận không tải điện cho thiết kế Bảng cơ sở tuân thủ PCI-SIG (CBB) Intel® Arria® 10 và Intel® Cyclone®10 GX?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP cứng Intel® Arria® 10 Cyclone® 10 cho PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Tập lệnh a10_disableiei.tcl vô hiệu hóa suy luận nhàn rỗi điện cho tất cả 4 IP cứng PCIe* của Intel® Arria® 10. Do đó, đối với Intel® Arria® 10 và Intel® Cyclone® 10 GX có ít hơn 4 IP cứng PCIe*, việc thực thi tập lệnh sẽ trả về lỗi này.

    Lỗi nội bộ: Hệ thống con: ASM2, Tập tin: /quartus/comp/asm2/asm2_state.cpp, Dòng: 1469

    Uid không xác định = xhip_block_1_1

    Độ phân giải

    Để khắc phục sự cố này, hãy chú thích IP cứng PCIe* không khả dụng trong tập lệnh a10_disableiei.tcl.

    Ví dụ: thiết bị 10AX115N1F40I1LP chỉ sử dụng 2 IP cứng PCIe*, không phải 4. Do đó, 2 IP cứng không có sẵn là xhip_block_1_1 và xhip_block_3_1 nên được bình luận.

    xhip_block_1_0 = Vị trí dưới cùng bên trái

    xhip_block_1_1 = Vị trí trên cùng bên trái

    xhip_block_3_0 = Vị trí dưới cùng bên phải

    xhip_block_3_1 = Vị trí trên cùng bên phải

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Cyclone® 10 GX
    FPGA Intel® Arria® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.