ID bài viết: 000080337 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Hướng dẫn Sử dụng Siêu chức năng Giao diện Bộ nhớ DDR ngoài (ALTMEMPHY): Các vấn đề đã biết

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Vấn 10002067, Phiên bản 4.1

Hướng dẫn Sử dụng PHY tham chiếu không chính xác các tín hiệu ctl_doing_wr và control_doing_wr không được sử dụng và không kết nối với bất kỳ thứ gì.

Tập tin tốt nhất để xem xét nếu bạn đang cố gắng tìm ra các kết nối tín hiệu là _controller_phy.v(hd). Tập tin này trong đó bộ điều khiển và phy được liền mạch và có dây với nhau.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Cyclone® III
FPGA Stratix® III
FPGA Stratix® II

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.