ID bài viết: 000080313 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/10/2012

Tại sao tôi không thể đặt nhiều hơn hai giao diện ALTLVDS độc lập trong một ngân hàng con I/O trong Intel® Arria® V?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Intel® Arria® V hỗ trợ tối đa hai giao diện ALTLVDS độc lập trong mỗi ngân hàng con. Vì vậy, ví dụ, bạn có thể đặt hai giao diện ALTLVDS trong 8A ngân hàng được điều khiển bởi hai PLLs khác nhau, miễn là các kênh LVDS không được xen khớp.

Nếu bạn vi phạm giới hạn này, bạn sẽ nhận được thông báo lỗi trong quá trình biên dịch dự án.

Độ phân giải

Điều kiện này được liệt kê trong phần "Sổ tay thiết bị Arria® V 1: Giao diện và Tích hợp thiết bị", "Bộ đệm LVDS thực sự trong Arria® thiết bị V".

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Arria® V GX
FPGA Arria® V GZ
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Arria® V GT

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.