Tần số xung nhịp đầu ra được tạo ra bởi siêu hàm...

Mô tả

Siêu chức năng Altera_PLL sẽ hiển thị một trong hai thông báo liên quan đến khả năng cung cấp tần số xung nhịp đầu ra mong muốn. Nếu tần số xung nhịp đầu ra thực tế nằm trong khoảng 0,5Hz so với tần số xung nhịp đầu ra được yêu cầu, cửa sổ thông báo sẽ hiển thị như sau:

"Thông tin: fpll: Có thể triển khai PLL với cài đặt người dùng"

Nếu tần số xung nhịp đầu ra thực tế lớn hơn 0,5Hz so với tần số xung nhịp đầu ra được yêu cầu, thông báo sau sẽ được hiển thị:

"Cảnh báo: fpll: Có thể triển khai PLL - Cài đặt thực tế khác với Cài đặt được yêu cầu"

Độ phân giải

Để xác định tần số xung nhịp đầu ra thực tế cho PLL hoạt động ở chế độ số nguyên, bạn có thể sử dụng các phương trình được hiển thị trong Kiến thức cơ bản về vòng lặp khóa pha, PLL.

Để xác định tần số xung nhịp đầu ra thực tế cho PLL hoạt động ở chế độ phân đoạn, bạn có thể tham khảo giải pháp liên quan bên dưới.

Các sản phẩm liên quan

Bài viết này áp dụng cho 15 sản phẩm

FPGA Stratix® V E

FPGA SoC Cyclone® V SE

FPGA SoC Cyclone® V SX

FPGA Cyclone® V GT

FPGA Stratix® V GX

FPGA Cyclone® V GX

FPGA Stratix® V GT

FPGA Stratix® V GS

FPGA Arria® V GZ

FPGA SoC Arria® V SX

FPGA SoC Cyclone® V ST

FPGA SoC Arria® V ST

FPGA Arria® V GX

FPGA Arria® V GT

FPGA Cyclone® V E

Chọn ngôn ngữ của bạn

Sử dụng tìm kiếm trên Intel.com

Liên kết nhanh

Các tìm kiếm gần đây

Tìm kiếm chuyên sâu

Chỉ tìm kiếm trong

Tần số xung nhịp đầu ra được tạo ra bởi siêu hàm Altera_PLL chính xác đến mức nào?

Môi Trường

Bài viết liên quan

Cần thêm trợ giúp?

Tuyên bố miễn trừ trách nhiệm