ID bài viết: 000080224 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Khi nào Chế độ bỏ qua hiệu chỉnh được hỗ trợ trong Bộ điều khiển hiệu năng cao DDR3 SDRAM?

Môi Trường

  • Mô phỏng
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bỏ qua chế độ hiệu chỉnh chỉ được hỗ trợ khi có Độ trễ CAS (CL) = 6, Độ trễ ghi CAS (CWL) = 5 cho tần số lên đến 400MHz và đối với CL=7 và CWL=6 cho các tần số từ 401MHz đến 533MHz. CL và CWL khác, kết hợp tần số không được hỗ trợ trong chế độ hiệu chỉnh Bỏ qua. cần phải tạo ra chế độ hiệu chỉnh nhanh hoặc mô hình chế độ hiệu chỉnh đầy đủ trong Megawizard trong các trường hợp tần số dưới 400MHz.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® IV GX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.