ID bài viết: 000080111 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Quy ước đặt tên cho các Stratix mô hình V IBIS là gì?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Các tệp mô hình IBIS được tạo ra bởi phần mềm Quartus® II cho các thiết bị Stratix® V không chứa danh tính đặt tên cho các mô hình trong tệp mô hình IBIS.

Danh hiệu đặt tên cho các mô hình IBIS như sau:

| Đặt tên Noclature
Tất cả các mô hình tuân theo phương pháp đặt tên __
đề cập đến:
lvttl - 3.3V LVTTL
lvcmos - 3.3V LVCMOS
25 - 2,5V LVCMOS
18 - 1,8V LVCMOS
15 - 1,5V LVCMOS
12 - 1.2V LVCMOS
hstl18i - 1,8V HSTL Lớp I
hstl15i - 1.5V HSTL Class I
hstl12i - 1.2V HSTL Lớp I
hstl18ii - 1,8V HSTL Class II
hstl15ii - 1,5V HSTL Class II
hstl12ii - 1,2V HSTL Class II
sstl2i - 2.5V SSTL Class I
sstl18i - 1.8V SSTL Class I
sstl15i - 1.5V SSTL Class I
sstl2ii - 2.5V SSTL Class II
sstl18ii - 1,8V SSTL Class II
sstl15ii - 1.5V SSTL Class II
sstl135 - 1,35V SSTL
sstl125 - 1,25V SSTL
hsul12 - 1,2V HSUL
lvds - 2.5V LVDS
minilvds - 2.5V mini-LVDS
rsds - 2.5V RSDS
lvpecl25 - 2.5V LVPECL
dhstl18i - Vi phân 1.8V HSTL Lớp I
dhstl15i - Vi phân 1.5V HSTL Loại I
dhstl12i - Vi phân 1.2V HSTL Loại I
dhstl18ii - Vi phân 1,8V HSTL Class II
dhstl15ii - Vi phân 1,5V HSTL Class II
dhstl12ii - Vi phân 1.2V HSTL Class II
dsstl2i - Vi phân 2.5V SSTL Class I
dsstl18i - Vi phân 1.8V SSTL Class I
dsstl15i - Vi phân 1.5V SSTL Class I
dsstl2ii - Vi phân 2.5V SSTL Class II
dsstl18ii - Vi phân 1.8V SSTL Class II
dsstl15ii - Vi phân 1.5V SSTL Class II

đề cập đến:
Đầu trang & Ngân hàng I/O dưới cùng (Bắt đầu bằng Chữ cái 'c'):
crin - Đầu vào cột, DIFFIO_RX chân
ctin - Đầu vào cột, DIFFIO_TX chân
crio - I/O cột, DIFFIO_RX chân
ctio - I/O cột, DIFFIO_TX chân

< Tính > đề cập đến:
s0 - Tốc độ nghiêng chậm
s1 - tốc độ nghiêng nhanh
d12 - Cường độ hiện tại 12mA
r25 - 25 Ohm series on-chip Chấm dứt mà không cần hiệu chỉnh
r50c - 50 Chuỗi Ohm kết thúc trên chip với hiệu chỉnh
e3r - LVDS/mini-LVDS/RSDS mô phỏng với 3 điện trở ngoài
p0 - bị vô hiệu hóa trước khi bị kích hoạt
p1 - kích hoạt tính năng kích hoạt trước khi kích hoạt
v0 - VOD thấp
v1 - VOD trung bình thấp
v2 - VOD cao trung bình
v3 - VOD cao

|
Ví dụ: lvcmos_crio_d16s3 đề cập đến tiêu chuẩn 3.3V LVCMOS I/O với ổ đĩa 16mA
cường độ, và cài đặt tốc độ nghiêng nhanh trên ngân hàng I/O trên cùng và dưới cùng
|

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.