ID bài viết: 000080038 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 17/09/2013

Cảnh báo (11106): Chia sẻ VREF được sử dụng như GPIO <pin action="" fmax="" name="" performance.="" reduces="" this=""></pin>

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Các chân VREF có dung lượng chân cao hơn các chân khác trong các thiết bị hỗ trợ các chân VREF hai mục đích. Tránh sử dụng các chân VREF làm chân I/O của bus hoặc chức năng đồng hồ vì dung lượng cao hơn sẽ làm chậm tốc độ cạnh và ảnh hưởng đến thời gian I/O. 
Độ phân giải

 

Bài viết liên quan

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Arria® V GT
FPGA Arria® V GX
FPGA SoC Arria® V SX
FPGA SoC Arria® V ST
FPGA Arria® V GZ

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.