ID bài viết: 000080003 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 09/12/2014

Làm cách nào để kết nối đồng hồ và đặt lại cho bộ điều khiển bộ nhớ cứng HPS Intel® Arria® FPGA FPGA 10 khi trình điều khiển FPGA không được lập trình?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Đồng hồ
  • Đặt lại
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có thể sử dụng bộ điều khiển bộ nhớ cứng HPS Intel® Arria® 10 FPGA (HMC) trong khi cấu trúc FPGA chưa được định cấu hình, nhưng đồng hồ tham chiếu vòng lặp (PLL) và tín hiệu đặt lại phải được định cấu hình theo cách cụ thể.

    Độ phân giải

    Chỉ có cột I/O phải được cấu hình để HPS HMC trở thành có thể sử dụng được; cấu FPGA máy chủ không cần phải được cấu hình.

    Đồng hồ tham chiếu PLL cho HPS HMC được khuyến nghị đến từ các chân đồng hồ đầu vào chuyên dụng của ngân hàng I/O. Trong Trình thiết kế nền tảng, bạn kết nối cổng Đầu vào xung giờ (pll_ref_clk_clock_sink) của HPS HMC với Nguồn xung giờ được xuất để kết nối với các chân xung giờ đầu vào chuyên dụng hoặc xuất tín hiệu này trực tiếp.

    Không thể global_reset_n đầu vào của HPS HMC nếu cấu FPGA chưa được cấu hình. Ngoài ra, thiết lập lại toàn cầu này sẽ đặt lại toàn bộ cột I/O, không chỉ các ngân hàng I/O được sử dụng cho HPS HMC. Trong Trình thiết kế nền tảng, bạn xuất tín hiệu Đầu vào đặt lại (global_reset_reset_sink) của HPS HMC hoặc bạn có thể kết hợp nó thành Nguồn đặt lại có thể sử dụng sau khi cấu hình FPGA được định cấu hình.

    HPS có thể gián tiếp đặt lại HPS HMC thông qua các thanh ghi trong không gian hiệu chỉnh IOAUX mà HPS có thể truy cập được. Hai bus tám bit (core2seq seq2core) tồn tại giữa HPS và cột I/O cho phép phần mềm ghi và đọc vào thanh ghi trong không gian bộ nhớ Nios® II mềm. Trình quản lý đặt lại của HPS xử lý việc bắt tay với bộ xử lý Nios® II thông qua các bus này (được định nghĩa là cổng hmc_gpio_core2seq hmc_gpio_seq2core). Các cổng GPIO này là một kết nối cứng giữa HPS và cột I/O. Để yêu cầu đặt lại và tính toán lại HPS HMC, phần mềm có thể ghi 0x0f vào thanh ghi core2seq để khởi động bắt tay.

    Bắt tay giữa HPS và bộ xử lý Nios II mềm

    Nios II xử lý này sẽ chuyển thanh ghi core2seq cho đến khi phần mềm ghi 0x0f ghi vào thanh ghi core2seq.

    Nios II sẽ ghi 0x07 trên bus seq2core để thừa nhận rằng nó đã thấy yêu cầu đặt lại và đã bắt đầu quá trình.

    HPS sẽ kiểm tra điểm seq2 cho đến khi thấy bộ xử lý Nios II đã viết 0x08 dấu hiệu đã đặt lại và hiệu chỉnh lại được thực hiện.

    HPS sẽ ghi 0x00 core2seq để thừa nhận rằng bộ xử lý Nios II đã hoàn tất.


    Nios II sẽ ghi 0x00 vào seq2core để hoàn thành cái bắt tay.

    Tóm tắt

    Bạn nên đặt lại HPS trước, sau đó, hãy đặt lại HPS gián tiếp cho HMC thông qua bộ xử lý Nios II mềm.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 SX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.