ID bài viết: 000079758 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 01/01/2015

Lỗi: <system name="">.hps_0: Tần số xung người dùng HPS-sang-FPGA" (S2FCLK_USERCLK_FREQ) tần số &lt; &gt; hết phạm vi: tần số &gt; osc1 &lt; &gt; - 100.0</system>

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do có vấn đề trong phần mềm Quartus® II phiên bản 14.0, Qsys hạn chế không chính xác tần số tối thiểu của Đồng hồ người dùng HPS ở tần số của đồng hồ tham chiếu ngoài (OSC1/2).


 

Độ phân giải

Để giải quyết vấn đề này, hãy chỉnh sửa thủ công cài đặt PLL cho đồng hồ người dùng trong tệp /generated/pll_config.h trước khi chạy thực hiện để xây dựng Bộ nạp trước Phần mềm.

Vui lòng xem Trang Tùy chỉnh Bấm giờ Preloader trên www.Rocketboards.org để biết thông tin về việc chỉnh sửa thủ công pll_config.h

Vấn đề này đã được giải quyết cho bản phát hành tiếp theo của Phần mềm Quartus II

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.