ID bài viết: 000079732 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 25/02/2013

Tại sao siêu Altera PLL của tôi, với các cổng chuyển đổi pha động được kích hoạt, không thể khóa trong mô phỏng?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Siêu chức năng của Altera® PLL, với các cổng dịch chuyển pha động, có thể không khóa được nếu đầu vào scanclk không bật tắt khi đầu vào refclk bắt đầu bật tắt trong mô phỏng.  Trong trường hợp này, tín hiệu đầu ra đã khóa và đồng hồ đầu ra sẽ bị kẹt thấp.

    Bạn cũng có thể nhận được thông báo sau nếu bạn đang sử dụng ModelSim:
    "# ** Lỗi: (vsim-8630) nofile(-1): Kết quả phân chia kết quả."

    Điều này là do một vấn đề trong mô hình mô phỏng và không đại diện cho hành vi thực tế của thiết bị mà đầu vào scanclk có thể chạy miễn phí.

    Độ phân giải

    Đảm bảo rằng đầu vào scanclk được đặt thành logic 1 khi không chuyển đổi.

    Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Quartus® II trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 14 sản phẩm

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.