ID bài viết: 000079676 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao có sự sụt giảm điện áp trong các tiêu chuẩn I/O kết thúc đơn khi nằm trên các chân đầu vào vi phân chuyên dụng ở phía ngân hàng I/O trong các thiết bị Stratix® III cho các thiết kế được biên dịch trong phần mềm Intel® Quartus® II v8.0?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Phần mềm Intel® Quartus® II v8.0 không chính xác cho phép điện trở bên trong giữa hai I/Os của cặp đầu vào khác biệt chuyên dụng của ngân hàng bên khi mỗi I/O được định cấu hình là kết thúc đơn và bất kỳ điều kiện nào sau đây đều đúng:

  • Cường độ hiện tại không được chỉ định
  • Tùy chọn đầu vào song song khi chấm dứt chip (OCT) cho I/O được kích hoạt
  • Tùy chọn OCT chuỗi đầu ra cho I/O được bật

Vấn đề này chỉ ảnh hưởng đến Stratix® III của thiết bị.

Nếu cả I/Os trong cặp này chỉ được nhập, điện trở bên trong chỉ được bật không chính xác nếu tùy chọn kết thúc song song đầu vào cho một trong hai đầu vào được bật. Điện trở này có thể khiến chân I/O bị trục trặc khi nó được kết thúc một lần bằng cách giảm điện áp chân bổ sung.

Độ phân giải

Sự cố này đã được khắc phục bắt đầu với Intel® Quartus® Phần mềm II v8.0 SP1. Nhận gói dịch vụ mới nhất từ Trung tâm tải xuống.

Để khắc phục sự cố này trong Phần mềm Intel Quartus II v8.0, nếu bạn không thể nâng cấp lên phiên bản gói dịch vụ mới nhất, hãy tải xuống và cài đặt bản vá 0.22 từ các vị trí sau:

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Stratix® III

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.