ID bài viết: 000079629 Loại nội dung: Cài đặt & Thiết lập Lần duyệt cuối: 19/02/2016

Tại sao thiết kế SoC Cyclone V Arria V của tôi bị treo khi khởi động hoặc không đạt hiệu chuẩn SDRAM?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố, các thiết bị SoC Cyclone® V và SoC Arria® V có thể gặp phải các sự cố sau đây đối với các cấu hình với chân chọn đồng hồ (CSEL) được đặt thành giá trị 01, 10 hoặc 11:

    1. HPS bị treo trong giai đoạn BootROM và không thể tiến hành giai đoạn Preloader.
    2. Không thể hiệu chỉnh HPS SDRAM trong quá trình Tải trước.
    Độ phân giải

    Một bản vá cho phần mềm Quartus® II / SoC EDS phiên bản 13.1 và 14.0 có sẵn để giải quyết vấn đề này, làm theo hướng dẫn dưới đây.

    1. Tải xuống và cài đặt bản vá từ liên kết thích hợp dưới đây

    • Kết nối các chân CSEL [1:0] để kéo xuống các điện trở mặt đất (4,7 sụn ở phía trước với 10 viên) trên bo mạch, CSEL=00. Ở chế độ CSEL này, BootROM không thực hiện cấu hình PLL và PLLs ở trạng thái by-pass khi khởi động lại hoặc đặt lại lạnh.

     

    • Hồi sinh hình ảnh Preloader
    1. Khởi chạy embedded command shell
      • Trên hệ thống Windows, chạy tệp bó: thư mục cài đặt \embedded\Embedded_Command_Shell.bat
      • Trên hệ thống Linux, chạy kịch bản shell: thư mục cài đặt \embedded\embedded_command_shell.sh
    2. Trong command shell, thay đổi thư mục thành phần /phần mềm/spl_bsp
    3. Loại thực hiện sạch-tất cả
      • Lưu ý: Lệnh này loại bỏ hình ảnh nhị phân Preloader và thư mục uboot-socfpga có chứa tất cả các tệp nguồn Preloader. Nếu bạn đã sửa đổi hoặc thêm các tệp vào thư mục này trước đây, bạn nên sao lưu các tệp đó và áp dụng lại chúng sau khi sử dụng bản vá này.
    4. Kiểu tạo
      • Lưu ý: Thực hiện lại các gọi Preloader trích xuất các tệp nguồn Preloader từ thư mục cài đặt SoC EDS có chứa sự sửa chữa cho vấn đề này.

    Bài viết liên quan

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 7 sản phẩm

    FPGA Cyclone® V và FPGA SoC
    FPGA Arria® V và FPGA SoC
    FPGA SoC Arria® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA SoC Arria® V ST

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.