ID bài viết: 000079609 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 23/09/2011

Mạng đồng hồ Stratix V không chính xác

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Phần mềm Quartus II không mô hình hóa chính xác thời gian hiệu suất của mạng đồng hồ trong Stratix thiết bị V ES khi cả hai các cạnh của tín hiệu đồng hồ được sử dụng. Ảnh hưởng đến Stratix kỹ thuật V thiết bị mẫu.

    Độ phân giải

    Tham khảo bảng dữ Stratix V để biết tần số đồng hồ hiện hành giới hạn trong trường hợp này.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.