ID bài viết: 000079587 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 04/11/2013

ECC không bật trong các Cyclone V SoC HPS

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Vấn đề này ảnh hưởng đến các sản phẩm DDR2, DDR3 và LPDDR2.

    Dành cho giao diện bộ điều khiển bộ nhớ cứng HPS Cyclone V SoC Thiết bị HPS, độ rộng giao diện của 24 (16 plus ECC) và 40 (32 plus) ECC) không được hỗ trợ, vì bộ tạo tải trước không bật ECC.

    Độ phân giải

    Giải pháp khắc phục sự cố này là sử dụng giao diện không phải ECC độ rộng 8, 16 hoặc 32.

    Vấn đề này sẽ được khắc phục trong bản phát hành trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Cyclone® V và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.