ID bài viết: 000079528 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 01/07/2013

Lỗi thời gian có thể xảy ra trên một số đường dẫn nhất định trong thiết kế nhắm Cyclone thiết bị V

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Vấn đề này ảnh hưởng đến các sản phẩm DDR2, DDR3 và LPDDR2.

    Giao diện bộ nhớ ngoài nhắm mục Cyclone V có thể thất bại thể hiện thời gian trên các đường dẫn từ các nút sau đến FPGA lõi:

    *if0|p0|umemphy|uio_pads|dq_ddio[*].ubidir_dq_dqs|altdq_dqs2_inst|input_path_gen[*].read_fifo~OUTPUT_DFF_*

    Độ phân giải

    Giải pháp khắc phục sự cố này như sau:

    • Hạn chế vị trí các nút lõi để đáp ứng thời gian Yêu cầu.
    • Biên dịch IP bằng cách sử dụng nhiều hạt giống và tổng hợp bổ sung và bật tối ưu hóa phù hợp hơn.

    Vấn đề này sẽ được khắc phục trong một phiên bản trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Cyclone® V và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.