ID bài viết: 000079450 Loại nội dung: Product Information & Documentation Lần duyệt cuối: 12/08/2012

Làm cách nào để bật điốt kẹp bên trong trên thiết bị Arria V Cyclone V?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • PCI
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề trong phần mềm Quartus® II phiên bản 11.1 SP2 trở lên, không có sự chuyển nhượng cho các thiết bị Arria® V và Cyclone® V để cho phép điốt kẹp cho các tiêu chuẩn I/O mà nó không được bật mặc định, ví dụ 3.3-V LVCMOS.

    Độ phân giải

    Một bài tập để cho phép điốt kẹp cho các thiết bị Arria V và Cyclone V có sẵn bắt đầu với phần mềm Quartus II phiên bản 12.0.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 10 sản phẩm

    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GX
    FPGA SoC Arria® V SX
    FPGA Arria® V GT
    FPGA SoC Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V SE

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.