ID bài viết: 000079434 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 10/12/2013

Tại sao hiệu năng local_cal_success cao nhưng local_init_done thấp trong quá trình mô phỏng RTL cho bộ điều khiển bộ nhớ cứng?

Môi Trường

    Intel® Quartus® Prime Phiên bản Tiêu chuẩn
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Khi chạy mô phỏng RTL cho bộ điều khiển bộ nhớ cứng dựa trên UniPHY trong Arria® V hoặc Cyclone® V, local_cal_success local_init_done bạn có thể thấy cao nhưng ở mức thấp. Tín local_init_done hiệu được điều khiển bởi bộ điều khiển bộ nhớ cứng dựa trên phiên bản được đồng bộ nội bộ của đầu afi_cal_success vào. Các local_init_done tín hiệu local_cal_success và phải có cùng hành vi. Tuy nhiên, chúng có thể có các hành vi khác nhau nếu đầu vào xung giờ hoặc đầu vào đặt lại cho front-end nhiều cổng (MPFE) không được kết nối chính xác.

Độ phân giải

Đảm bảo đồng hồ MPFE và các cổng đặt lại được kết nối đúng cách.

Bài viết liên quan

 

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Arria® V GT
FPGA Cyclone® V và FPGA SoC
FPGA Arria® V GX
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.