ID bài viết: 000079390 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Các tệp tối thiểu cần thiết để mô phỏng Trình biên dịch IP cho lõi PCI Express là gì?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả Các tập tin cần thiết tối thiểu trong quá trình biên dịch cho mô phỏng là:
.v(hd)
_serdes.v(hd)
_core.v(h)o

altera_mf
Mẫu 220
sgate

và tất cả các tập tin mô hình mô phỏng tùy thuộc vào thiết bị:
Stratix® IV GX:
altera_primitives
stratixiv_hssi_atoms
stratixiv_pcie_hip_atoms

Arria® II GX:
arriaii_hssi_atoms
arriaii_pcie_hip_atoms

Cyclone® IV GX:
cycloneiv_hssi_atoms
cyclone_iv_pcie_hip_atoms

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Cyclone® IV GX
FPGA Stratix® IV GX
FPGA Arria® II GX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.