ID bài viết: 000079380 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 28/06/2012

Giới hạn tần số thấp cho DDR2 và LPDDR2 trên Arria V Cyclone V

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Vấn đề này ảnh hưởng đến các sản phẩm DDR2 và LPDDR2.

    Đối với Arria V, giao diện DDR2 và LPDDR2 ở tần số dưới 200 MHz sẽ không hoạt động chính xác.

    Đối với Cyclone V, giao diện DDR2 và LPDDR2 ở tần số dưới 167 MHz sẽ không hoạt động chính xác.

    Độ phân giải

    Giải pháp khắc phục sự cố này là không sử dụng tần số thấp hơn trên 200 MHz cho Arria V tối đa, hoặc 167 MHz cho các Cyclone V.

    Vấn đề này sẽ không được khắc phục.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Arria® V và FPGA SoC
    FPGA Cyclone® V và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.