ID bài viết: 000079346 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/10/2011

Các thiết kế VHDL và các chốt thử nghiệm sử dụng std_developerskit không thể biên dịch trong ModelSim-Altera Phiên bản Starter phiên bản 6.5e và ModelSim-Altera phiên bản 6.5e

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Thiết kế VHDL và các chốt kiểm tra sử dụng công nghệ VHDL std_developerskit không thể biên dịch trong ModelSim-Altera Phiên bản Khởi động 6.5e và ModelSim-Altera phiên bản 6.5e.

    Độ phân giải

    Thực hiện lại mã VHDL của bạn bằng thư viện IEEE VHDL tiêu chuẩn để mã không phụ thuộc vào thư viện std_developerskit mềm hoặc sử dụng ModelSim-Altera Phiên bản 6.5b.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.