Mô tả
Nếu tín hiệu xung nhịp không đáp ứng thông số kỹ thuật độ rộng xung tối thiểu (thời gian xung nhịp cao và thời gian xung nhịp thấp) vào mọi thời điểm khi thực hiện thao tác ghi (wren=1), dữ liệu mới có thể không được viết chính xác vào khối bộ nhớ trong thiết bị Stratix® IV. Tín hiệu đồng hồ vi phạm đặc điểm kỹ thuật này có thể gây ra hành vi bộ nhớ bất ngờ ở các chế độ sau:
-
M144K
-
True-Dual-Port, Read-Before-Write
-
Cổng kép đơn giản, đọc-trước khi ghi
-
M9K
-
True-Dual-Port, Read-Before-Write
Chế độ Đọc-Trước Khi Ghi được chọn nếu đáp ứng bất kỳ điều kiện nào sau đây:
-
Tham số đọc trong khi ghi cùng một cổng được đặt thành "NEW_DATA_WITH_NBE_READ" HOẶC
-
Tham số đọc trong khi ghi cùng một cổng được đặt thành "OLD_DATA" HOẶC
-
Tham số đọc-trong-ghi cổng hỗn hợp được đặt thành "OLD_DATA"
Nếu không thể đảm bảo tính toàn vẹn tín hiệu đồng hồ trên ứng dụng của bạn, bạn có thể thực hiện một trong các tùy chọn sau:
-
Vô hiệu hóa thao tác ghi (wren=0) khi đồng hồ không ổn định (ví dụ: trong quá trình khởi động hoặc cấu hình nguồn đồng hồ ngoài)
-
Sử dụng PLL trên chip làm nguồn đồng hồ đầu vào cho khối bộ nhớ
-
Thực hiện đặt lại toàn cầu trên toàn chip bằng cách DEV_CLRn định tỷ DEV_CLRn hơn 500μs khi đồng hồ trở nên ổn định
-
Sử dụng chế độ Ghi nhanh. Chế độ này được chọn khi tham số đọc trong khi ghi cùng một cổng được đặt thành "NEW_DATA_NO_NBE_READ" VÀ tham số đọc trong khi ghi cổng hỗn hợp được đặt thành "DONT_CARE"