ID bài viết: 000079312 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/11/2013

Khi nào reconfig_clk ổn định sau khi tắt nguồn?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Reconfig_clk ổn định trước khi bộ điều khiển reconfig_block khởi động quá trình Offset Cancellation. Có hai kịch bản có thể xảy ra.

 

1. Nếu offset_cancellation_reset đầu vào không được triển khai, bộ điều khiển reconfig_block sẽ bắt đầu quá trình hủy bù đắp ngay sau khi FPGA hoàn tất lập trình và chuyển sang chế độ người dùng (CONFIG_DONE=1). Ở chế độ PCIe® PIPE, reconfig_clk(50MHz) điều khiển Định cấu hình lại bộ điều khiển và fixedclk(125MHz) điều khiển logic hủy bù trong bộ thu phát. Do đó, cả reconfig_clk và fixed_clk phải ổn định trước CONFIG_DONE=1.

 

2. Nếu quá trình điều khiển offset_cancellation_reset được triển khai, bộ điều khiển reconfig_block có thể được tổ chức ở bộ điều khiển đặt lại reconfig_clk ổn định. Quá trình hủy bù sẽ được hoãn cho đến khi phiên bản offset_cancellation_reset hành. Trong chế độ PCIe PIPE, các ổ cứng cố định ổ đĩa logic cấu hình lại bộ thu phát. Do đó, bộ điều khiển định cấu hình lại nên được đặt lại cho đến khi cả reconfig_clk và fixed_clk ổn định.

    Lưu ý1: Vì quá trình offset_cancellation xảy ra chỉ một lần khi sự kiện CONFIG_DONE xảy ra, việc chuyển đổi tín hiệu đặt lại mà không cần lập trình lại FPGA sẽ không kích hoạt nó một lần nữa.

     

    Lưu ý2: Khi quá offset_cacellation hoạt động, bộ điều khiển định cấu hình lại sẽ hiển thị tín hiệu "bận". Do đó, ở chế độ PCIe PIPE, logic đặt lại phải phát hiện cạnh rìa đầu tiên của tín hiệu "bận" trước khi deasserting bộ thu phát rx_analog_reset.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.