ID bài viết: 000079291 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/07/2013

Có cách nào để chọn thứ hạng nào sẽ được hiệu chỉnh đầu tiên trong thiết kế DDR3 SODIMM nhiều bậc không?

Môi Trường

  • Phần mềm thiết kế Intel® Quartus® Prime
  • Bộ điều khiển DDR3 SDRAM với IP FPGA Intel® UniPHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có cách nào để chọn thứ hạng nào sẽ được hiệu chỉnh đầu tiên trong thiết kế DDR3 SODIMM nhiều bậc không?

    Độ phân giải

    Không, không có cách nào để kiểm soát cấp bậc nào sẽ được hiệu chỉnh trước. Đối với thiết kế nhiều cấp bậc, nhiều cấp bậc được hiệu chuẩn cùng một lúc trong một số giai đoạn hiệu chuẩn.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 11 sản phẩm

    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V SE
    FPGA SoC Arria® V SX
    FPGA Arria® V GZ
    FPGA Arria® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA SoC Cyclone® V ST
    FPGA Stratix® IV E
    FPGA Stratix® V GS
    FPGA Stratix® V GT

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.