ID bài viết: 000079212 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Khả năng chịu đựng cho các điện trở kéo lên yếu bên trong có thể lập trình trong thiết bị Stratix IV là gì?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Khả năng chịu đựng cho điện trở kéo yếu bên trong có thể lập trình trong Stratix® IV là ± Ohm 1k.  Điện trở kéo yếu bên trong có thể lập trình có sự thay đổi tối thiểu trong Quá trình, Điện áp và Nhiệt độ (PVT).

Tham khảo Bảng dữ liệu Stratix IV và Phụ lục (PDF) để biết các thông số kỹ thuật điển hình cho điện trở kéo lên yếu bên trong có thể lập trình được.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.