Sổ tay cho thiết bị tương ứng sẽ có thông tin về số lượng nhóm DQ/DQS tối đa được phép mỗi bên. Sổ tay cũng sẽ cho bạn biết số chân dữ liệu tối đa trên mỗi nhóm DQ/DQS cho loại công nghệ bộ nhớ cụ thể mà bạn đang sử dụng. Dữ liệu này cho phép bạn xác định kích thước tối đa của giao diện mà bạn có thể có ở một bên của thiết bị FPGA.
Nếu bạn muốn triển khai giao diện kết hợp nơi bạn có các chân dữ liệu ở nhiều bên của FPGA, bạn xác định các chân mà DLL có thể kết nối và thay đổi tính toán của mình cho phù hợp.
Ví dụ, với Stratix® IV, chương sổ tay Giao diện Bộ nhớ ngoài trong Thiết bị Stratix IV (PDF), Bảng 7-7 trên trang 36 cho biết DLL1 có thể kết nối với tất cả các ngân hàng lân cận với nó (tức là. Các ngân hàng 1A, 1B, 1C , 2A, 2B, 2C, 7A, 7B, 7C và ,8A, 8B và 8C).
Hướng dẫn sử dụng Siêu chức năng giao diện bộ nhớ ngoài PHY (Altmemphy) cũng cung cấp cho bạn thông tin về độ rộng dữ liệu giao diện bộ nhớ được hỗ trợ tối đa cho tất cả các bộ điều khiển bộ nhớ (độ rộng dữ liệu tối đa là 288 bit).