ID bài viết: 000079148 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/09/2012

Tại sao tôi lại thiếu các tệp Hex khi mô phỏng Bộ điều khiển DDR3 SDRAM với UniPHY?

Môi Trường

  • ModelSim* -Phần mềm chỉnh sửa FPGA của Intel
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Mô phỏng DDR2 SDRAM hoặc Bộ điều khiển DDR3 SDRAM với UniPHY trong bộ điều khiển 11.0 phiên bản 11.0 sẽ dẫn đến ba thông báo lỗi sau:

    # LỖI: không thể đọc hệ thống _ram_a.hex. #

    # LỖI: không thể đọc hệ thống _ram_b.hex. #

    # LỖI: không thể đọc hệ thống _ociram_default_contents.hex. #

    Các tập tin hex bị thiếu trong thư mục dự án mô phỏng thực hiện mô phỏng. Các lỗi này không ảnh hưởng đến mô phỏng và mô phỏng sẽ vẫn chạy mà không có bất kỳ vấn đề nào.

    Giải pháp là sao chép các tệp hex từ thư mục mô phỏng phụ mẫu vào thư mục dự án mô phỏng.

    Đối với thiết kế ví dụ về bộ điều khiển, thư mục dự án simulaton là

    core_example_design/simulation/simulation/modelsim

    và thư mục mô phỏng submodules là

    core_example_design/simulation/core_example_sim/submodules.

    Vấn đề này sẽ được khắc phục trong phiên bản trong tương lai của Quartus® Phần mềm II.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® IV E

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.