ID bài viết: 000079146 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 27/08/2013

Hướng dẫn Sử dụng Bộ đệm I/O (ALTIOBUF) Siêu chức năng: Các vấn đề đã biết

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Vấn đề 75663, Phiên bản 3.0

Bảng 2-1 trạng thái Sử dụng chế độ vi phân không khả dụng cho Cyclone® thiết bị Cyclone® III, Cyclone IV và Cyclone V.  Điều này không chính xác; tùy chọn này khả dụng cho tất cả các dòng hỗ trợ siêu chức năng ALTIOBUF.

Sự cố 379237, phiên bản 10.1

Giá trị ô độ trễ IOE không chính xác cho các Stratix V. Để biết thêm thông tin về số lượng cài đặt chuỗi độ trễ, độ trễ tối thiểu và độ trễ gia tăng cho các ô độ trễ IOE, hãy tham khảo Độ trễ lập trình IOE cho thiết bị Stratix V trong Đặc điểm chuyển đổi và DC cho Thiết bị Stratix V (PDF).

Độ phân giải

.

Các sản phẩm liên quan

Bài viết này áp dụng cho 5 sản phẩm

FPGA Stratix® V
FPGA Stratix® V GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.