ID bài viết: 000079099 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 27/02/2015

Lỗi (16270): 2 IOPL không hợp nhất sau đây đang thúc đẩy khối clkctrl

Môi Trường

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể nhận được thông báo lỗi này trong phần mềm Quartus® II nếu bạn đang kết xuất hai IOPLLs vào khối Điều khiển Xung Arria® 10.

    Trong Arria 10 thiết bị, mỗi ô IO chỉ chứa 1 PLL.  Khối Điều khiển Đồng hồ chỉ có thể chọn từ các nguồn đồng hồ cục bộ, vì vậy nếu Quartus II không thể hợp nhất IOPLLs thành một vị trí duy nhất, lỗi này sẽ được cung cấp.

    Độ phân giải

    Nếu bạn cần cung cấp đầu ra từ nhiều hơn một PLL vào khối Điều khiển Đồng hồ, hãy xem xét sử dụng fPLLs, vì có hai fPLLs trong một ô HSSI.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Intel® Arria® 10 GX
    FPGA SoC Intel® Arria® 10 SX
    FPGA Intel® Arria® 10 GT

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.