Khi bạn tạo một hệ thống Qsys chứa IP Serial RapidIO®, Qsys sẽ tạo ra một lệnh (.tcl) và tệp Synopsys Design Constraint(.sdc) cho IP của bạn.
Tệp .sdc không hoạt động chính xác khi có nhiều phiên bản IP RapidIO nối tiếp có trong hệ thống Qsys của bạn. Vấn đề là các báo cáo create_generated_clock khớp với nhiều hơn một đồng hồ và thất bại. Bạn sẽ thấy những điều này trong báo cáo ràng buộc bị bỏ qua trong TimeQuest™ Timing Analyzer.
Để giải quyết vấn đề này, tạo một bản sao của các báo cáo create_generated_clock cho từng phiên bản của IP RapidIO nối tiếp, sau đó thay đổi tên của đồng hồ sao cho chúng là duy nhất và sửa đổi bộ lọc nguồn và bộ lọc mục tiêu để chúng bao gồm tên phiên bản.
Ví dụ: thay đổi điều này:create_generated_clock -name clk_div_by_two_rio_blocks_rapidio_3 -source [get_nets *rio_blocks_rapidio_3_rio_inst*tx_clkout[0]] -divide_by 2 [get_nets *rio_blocks_rapidio_3*riophy_xcvr|clk_div_by_two]
đến đây:create_generated_clock -name clk_div_by_two_rio_blocks_rapidio_3_myinst -source [get_nets *my_inst*rio_blocks_rapidio_3_rio_inst*tx_clkout[0]] -divide_by 2 [get_nets *my_inst*rio_blocks_rapidio_3*riophy_xcvr|clk_div_by_two]
Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản phần mềm Quartus® II trong tương lai.