Tại sao tôi nhận được những cảnh báo sau đây khi sử dụng RLDRAM II Megacore?
Cảnh báo: Atom "top_controller_wrapper:top_controller|top_controller_auk_rldramii_datapath:rldramii_io|top_controller_auk_rldramii_dqs_group:auk_rldramii_dqs_group_0|dqs_io~regout" có REGOUT cổng nên được kết nối trong chế độ đầu vào DDIO và hai chiều
Cảnh báo: Atom "top_controller_wrapper:top_controller|top_controller_auk_rldramii_datapath:rldramii_io|top_controller_auk_rldramii_qvld_group:auk_rldramii_qvld_group_0|qvld_capture~regout" có REGOUT cổng nên được kết nối trong chế độ đầu vào DDIO và hai chiều
Cảnh báo: Chân DQ I/O được cung cấp bởi chân DQS I/O "top_rldramii_qk[0]" có Hỗ trợ đầu ra khác nhau -- tất cả các chân DQ I/O được cung cấp bởi cùng một chân DQS I/O nên có cùng một signalInfo Đầu ra: I/O chân
Megacore RLDRAM II sử dụng Stratix® II IO WYSIWYGs để tạo chức năng DDIO. Stratix II IO WYSIWYG được sử dụng để tạo ra các chân DQ, các yếu tố độ trễ DQS và ảnh chụp QVLD. Những cảnh báo này nhằm thông báo cho người dùng rằng một số cổng IO WYSIWYGs không được kết nối. Điều này là do chế độ mà IO WYSIWYG đang được thiết kế sử dụng và có thể được bỏ qua một cách an toàn.
Thông báo thông tin trong cảnh báo thứ ba ở trên cũng là do thiết kế. QVLD được chụp bằng cách sử dụng cùng tín hiệu DQS bị trì hoãn được sử dụng để ghi lại DQs, do đó phần mềm Quartus® II coi QVLD là loại chân giống với các chân DQ. QVLD là đầu vào cho thiết bị, vì vậy đầu ra cho phép được gắn vĩnh viễn thấp. Tuy nhiên, DQ OE liên tục bật lên. Quartus II nói rằng QVLD OE nên được bật bật vì nó nghĩ QVLD là một chân dữ liệu. Điều này có thể được bỏ qua một cách an toàn.