ID bài viết: 000078973 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/09/2014

Có bất kỳ hạn chế nào nên sử dụng nguồn đồng hồ tham chiếu cho CMU PLL trên các thiết bị Arria V GT khi chạy ở tốc độ dữ liệu > 6.5536Gbps?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Có thể, như được hiển thị trong Bảng 2-1 của phần Bộ thu phát Clocking của Sổ tay Arria® V, khi sử dụng CMU PLL ở tốc độ dữ liệu > 6.5536 Gbps trên các thiết bị Arria V GT, chân đồng hồ tham chiếu chuyên dụng trong cùng một gấp ba như dung lượng CMU PLL dự kiến nên được sử dụng làm nguồn đồng hồ tham chiếu.

Phần mềm Quartus® II sẽ cho phép bạn biên dịch thiết kế khi một đồng hồ tham chiếu thay thế được lấy từ mạng đồng hồ tham chiếu, nhưng điều này không tối ưu. Chân đồng hồ tham chiếu chuyên dụng của bộ ba phải được sử dụng để đạt hiệu suất jitter tối ưu.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Arria® V GT

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.