Mô tả
Lỗi này sẽ xảy ra ở Quartus®Phiên bản phần mềm II 3.0 nếu bạn đã thực hiện chuyển nhượng bất hợp pháp cho một tín hiệu không phải là loại dữ liệu reg. Bằng ngôn ngữ Verilog, chỉ có thể thực hiện một số bài tập tín hiệu nhất định cho tín hiệu dữ liệu reg, không phải tín hiệu dữ liệu dây. Các phiên bản phần mềm Quartus II dưới 3.0 không thực thi việc kiểm tra dây/reg này, mặc dù đó là thực thi chính xác ngôn ngữ Verilog. Do đó, bạn có thể gặp lỗi ở phiên bản 3.0 trên các thiết kế chuyển tiếp trong phiên bản 2.2 trở xuống.
Để loại bỏ lỗi này, thêm một tuyên bố đăng ký cho tín hiệu này để tuân thủ tiêu chuẩn Verilog HDL.