ID bài viết: 000078950 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 12/10/2011

Các thiết kế VHDL nhắm Stratix V không thể mô phỏng bởi phiên bản phần mềm ModelSim-Altera Starter Edition 6.6c và 6.6d

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • Mô phỏng
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do sự cố trong phần mềm ModelSim-Altera Phiên bản Người mới bắt đầu phiên bản 6.6c và 6.6d, các thiết kế trong VHDL nhắm mục Stratix V không thể được mô phỏng. Sự cố này không ảnh hưởng đến ModelSim-Altera Phiên bản phần mềm. Do vấn đề này, bạn có thể thấy các lỗi tương tự đến các mục sau:

    # ALTERA version supports only a single HDL # ** Fatal: (vsim-3512) Instantiation of "stratixv_ds_coef_sel" failed. Unable to check out Verilog simulation license.

    Độ phân giải

    Mô phỏng thiết kế với HdL Verilog hoặc sử dụng ModelSim-Altera Phiên bản phần mềm phiên bản 6.6d.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® V

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.